据天眼查信息披露，台积电一枚关于“半导体晶粒封装及其形成方法”的专利已于1月16日公开，公示编号为CN117410278A。这是一款基于3D WOW（晶片叠晶片）封装方式的芯片解决方案，能有效减少漏电现象。 根据专利概述，该技术将包含在第一半导体晶粒组件区域上的高介电常数介电层作为关键部分。硅穿孔结构被引入到组件区域中，实现连接功能。而高介电常数介电层在本质上带有负电荷，能起到调整组件区电位和耦合电压的作用。尤其值得注意的是，这种介电层中的电子载流子能够吸引组件区中的电洞载流子，从而抑制因刻蚀